1. 確率的比較器・多数決比較器
アナログ回路中で発生するランダム性を利用し、従来の比較器とは異なる確率的動作を行う比較回路を研究しています。多数決方式を用いることで、メタスタビリティ耐性や決定精度を大幅に改善します。高速 SAR ADC、近似計算回路などへの応用が期待されています。
研究テーマ
2. SAR ADC アーキテクチャ
スイッチドキャパシタ DAC（CDAC）の構造改良、スイッチング手法の低消費電力化、比較器ノイズおよびオフセット低減、AMS シミュレーションを用いた最適化など、高性能 SAR ADC の実現に向けて多角的に研究しています。
3. アナログ計算デバイス
近似計算、確率的ビットストリーム処理、アナログ行列演算など、デジタル・アナログの境界領域にある新しい計算手法を開拓しています。IoT・AI などの低電力アプリケーションへの応用を目指します。
4. センサインターフェースと低電力アナログ回路
センサー読み取りのためのアナログフロントエンド（AFE）、ローノイズアンプ、プログラマブルフィルタ、電源回路など、IoT 応用に不可欠な低消費電力アナログ回路を研究しています。
5. アナログ/デジタル協調設計（AMS Co-simulation）
Verilog-A、AMS、システムレベルモデルを活用し、回路レベルとデジタル制御ロジックを協調的に設計します。モンテカルロ解析やばらつき解析を通じて、高信頼回路設計を実現します。